Senior ASIC Design Engineer

Société française composée de 50 personnes sur 3 sites à Paris, Eindhoven et dans la Baie de San Francisco. 
Ils développent une puce bio-inspirée conçu pour les calculs liés à l'IA dans un environnement embarqué, avec faible latence et consommation d'énergie.  
Les domaines d'application sont variés : caméras, capteurs intelligents, navigation autonome, robotique industrielle etc.

Bureaux Paris 12e 
2 jours TT par semaine 
Contexte international : Anglais obligatoire 

Au sein de l'équipe de Systeme, vous serez responsable de la micro-architecture, de la conception, de la mise en œuvre et du debug de l'IP/ASIC. 

Vos principales missions : 

• architecture, conception et vérification de la prochaine génération ASIC 
• mettre en oeuvre le cycle de développement des circuits intégrés et participer à la caractérisation

Issu(e) d'une école d'ingénieur ou d'un doctorat, vous justifiez de 5 ans d'expérience minimum sur des missions similaires. 

Compétences requises : 

• Verilog / VHDL 
• Programmation en C++

Est un plus : 

• connaissance de la vérification UVM
• maîtrise des contraintes de conception HW
• connaissance des technos CMOS
• connaissances pratiques en IA et Deep Learning

Avantages : Bonus et BSPCE